🚀🚀🚀 Every journey has its end.I think you bring that out of me. --2022.09 🚀🚀🚀huangnan.lin

🚀🚀🚀 Wanna be a master of digital integrated circuit design. --2023.07 🚀🚀🚀huangnan.lin

🚀🚀🚀 In case I don't see you..Good morning,good evening,and good night. --2023.12 🚀🚀🚀huangnan.lin

🚀🚀🚀 2024 healthy and happy .Also Wanna be an expert marathon runner. --2024.01 🚀🚀🚀 huangnan.lin

huangnan.lin DevZone
std::optional and Type Safety
Initializing search
    • Home
    • CS_BASIC
    • CPP_ADVANCE
    • QUADROTOR_BASIC
    • FPGA
    • WIRELESS_COMMUNICATION
    • HANDSHAKE_PROTOCOL
    • LEARN_INTEL_FPGA
    • SD_CARD_READER(VERILOG)
    • VIVADO
    • HLS
    • SOC_DESIGN
    • PIM
    • IC_INTERVIEW
    • Home
    • CS_BASIC
      • Shell
      • Shell Tools and Scripting
      • Editors:vim
      • Data Wrangling
      • Command Line Environment
      • Version Control and Git
      • Git Branch
      • Git Rebase
      • Debugging and Profiling
      • Metaprogramming
      • Security and Cryptography
      • Others
    • CPP_ADVANCE
      • Types and Structs
      • Initialization and References
      • Streams
      • Containers
      • Iterators and Pointers
      • Classes
      • Template Classes and Const Correctness
      • Template Functions
      • Functions and Lambdas
      • Special Member Functions
      • Move Semantics
      • std::optional and Type Safety
      • RAII, Smart Pointers, and Building C++ Projects
    • QUADROTOR_BASIC
    • FPGA
      • 深入理解FPGA结构
      • 数字芯片设计---握手与反压
      • FPGA设计的“打拍(寄存)”和“亚稳态”
      • Clock Domain Crossing(1) 亚稳态
      • Clock Domain Crossing(2) 打两拍
      • Clock Domain Crossing(3) 寄存器处理输出端口
      • Clock Domain Crossing(4) 快时钟到慢时钟数据传输
      • Clock Domain Crossing(5) 多信号跨时钟域传输
      • 单端口和双端口RAM
      • 脉动阵列
    • WIRELESS_COMMUNICATION
    • HANDSHAKE_PROTOCOL
      • valid-ready握手协议的介绍与时序说明
      • valid-ready接口与enable-xoff/bp接口的对比
      • 握手协议中常用的并发断言介绍
      • valid时序优化即forward打拍介绍
      • ready时序优化即backward打拍介绍
      • 同步fifo的握手协议适配
      • 双向时序优化即forward-backward打拍的两种方式介绍
      • 多路握手协议的融合场景与RTL编写
      • 多路握手协议的拆分场景与RTL编写
      • 应用于握手型接口的agent自动生成工具
    • LEARN_INTEL_FPGA
      • Testbench文件的书写
      • Modelsim手动仿真
      • Modelsim联合仿真
    • SD_CARD_READER(VERILOG)
      • SD卡简介
      • SD卡常用命令
      • SPI接口与时序
      • SD卡的操作时序
      • SD读写测试实验模块框图
      • SD卡控制顶层模块RTL代码(sd_ctrl_top.v)
      • SD卡控制器模块RTL代码(sd_init.v、sd_read.v、sd_write.v)
    • VIVADO
      • Vivado设计流程及使用模式
      • 如何在设计中使用IP
      • 基于XSim的逻辑仿真
      • 基于ModelSim的逻辑仿真
    • HLS
      • 软件工程师应该如何理解FPGA架构
      • HLS工作机制
      • Vivado HLS设计流程介绍
      • Vivado HLS设计流程Demo
      • 如何处理任意精度的数据类型
      • 数据类型的转换
      • 了解HLS中的复合数据类型
      • Vivado HLS中的C++基本运算1
      • Vivado HLS中的C++基本运算2
      • 描述高效的C测试平台-测试激励
      • 描述高效的C测试平台-输出监测与格式控制
      • 接口综合-基本介绍
      • 接口综合-对数组的处理
      • 接口综合-demo
      • for循环优化-基本性能指标
      • for循环优化-循环合并
      • for循环优化-数据流
      • for循环优化-嵌套的for循环
      • for循环优化-其它优化方法
      • 数组优化-数组分割
      • 数组优化-数组映射与重组
      • 数组优化-其它优化方法
      • Vivado HLS函数层面的优化
      • Demo
      • 总结
    • SOC_DESIGN
    • PIM
      • 存内计算综述(A_Modern_Primer_on_Processing_in_Memory)
    • IC_INTERVIEW
      • FIFO深度计算
      • 同步FIFO
      • 异步FIFO
      • 竞争冒险
      • 亚稳态
      • 复位相关
      • 跨时钟域
      • 数字IC设计流程
      • FPGA原型验证
      • CDC跨时钟域处理
      • AXI4总线介绍
      • AXI4用实例介绍 5 个读写通道
      • 握手机制、通道依赖性及AXI-Lite握手实例
      • 自定义 AXI-Lite 接口的 IP 及源码分析
      • 异步电路分析

    ¶

    lhn
    Copyright © 2020 - 2024 huangnan.lin